💡 **FOPLP技术的进展与应用现状**：面板级扇出封装（FOPLP）技术正加速发展，主要供应商如台积电等已投入研发。初步的供应链消息表明，FOPLP机台已成功出货，客户在测试阶段的良率达到了九成，显示出该技术的初步可行性。然而，对于大尺寸面板的应用，目前仍处于验证和有限规模的试产阶段，大规模量产还需要进一步考虑潜在的风险和成本效益。

🚀 **FOPLP的技术优势与成本效益**：FOPLP的核心在于采用方形面板替代传统的圆形晶圆作为封装载板。与晶圆级扇出封装（FOWLP）相比，FOPLP使用的矩形面板面积更大（例如600x600毫米的面板面积可达12英寸晶圆的五倍以上），显著提高了芯片的利用率，从约57%提升至87%。这种尺寸和利用率的提升有助于降低单位封装成本，并为生产带来更高的灵活性。

🔄 **行业推动策略与技术路径**：业界正采取“双轨”策略推进FOPLP技术。一方面，群创光电和力成科技等厂商已率先将FOPLP技术应用于电源管理芯片（PMIC）和电源元件等小型芯片的小规模量产。另一方面，台积电正发展其专有的CoPoS（晶圆级面板封装）方案，旨在为英伟达、AMD等公司的大型GPU提供支持，尽管目前在试产阶段仍存在一些瓶颈。载板材质以金属或玻璃为主，主流尺寸多样，部分厂商已实现高良率目标，并有望提前实现量产。

📈 **未来发展展望与产能调整**：随着技术的不断成熟和成本效益的显现，FOPLP有望成为先进封装的重要方向。台积电已设立专门的FOPLP研发团队和产线，并投资于PLP（面板级封装）和TGV（穿玻璃通孔）技术，以支持玻璃基板的发展，原定的2027年量产时间表有望提前。同时，台积电也在进行产能调整，计划淘汰6英寸晶圆产能并整合8英寸产能以提升效率，部分旧厂区可能被改造用于先进封装，如CoPoS产线。

IT之家 9 月 14 日消息，台积电等半导体厂商正在加快推进面板级扇出封装（FOPLP）技术的研发，这一新型封装技术正在快速获得行业关注。

据中国台湾《工商时报》报道，供应链消息显示，目前 FOPLP 机台已经出货，客户导入测试良率达九成，但大尺寸应用仍处于“验证及小规模试产”阶段，量产尚需考虑风险与成本。

IT之家注：FOPLP 的全称是 Fan-Out Panel Level Package。半导体行业中的扇出（fan-out）是相对于扇入（fan-in）而产生的概念，其区别如下图所示。扇入型封装的导线重新分布层（RDL）线路和引脚都在被封装芯片的投影面积之内，而扇出型封装的 RDL 线路和引脚不仅在芯片所处的投影面积之内，而且在投影面积的外围也有分布。

《工商时报》介绍称，FOPLP 的关键在于以方形面板取代晶圆，相较晶圆级扇出封装（FOWLP），FOPLP 采用矩形载板，600×600 毫米面板面积超过 12 英寸晶圆的五倍以上，利用率也可从约 57% 提升至 87%，从而降低单位成本并提升生产灵活性。

据《工商时报》，业界正采取“双轨”路径推进。一方面，FOPLP 已进入小规模量产阶段，群创光电与力成科技率先用于封装电源管理芯片（PMIC）及电源元件等小型芯片。

另一方面，台积电则发展自有的 CoPoS（晶圆级面板封装）方案，目标是为英伟达、AMD 等大型 GPU 应用提供支持，但试产仍有瓶颈。

目前，FOPLP 所用载板以金属或玻璃为主，主流尺寸包括台积电的 310×310 毫米、力成的 515×510 毫米、日月光的 600×600 毫米，以及群创的 700×700 毫米。报道称，力成在部署新一代激光与点胶设备后，试产良率已达 90%，预计明年可提升至 95% 以上。

在技术布局方面，《工商时报》称，台积电已设立专门的 FOPLP 研发团队与产线，并投资 PLP（面板级封装）及 TGV（穿玻璃通孔）以推动玻璃基板的发展。原定 2027 年量产的时间表，供应链消息显示有望提前。

另外，台积电今年 8 月确认将在两年内淘汰 6 英寸晶圆产能，并整合 8 英寸产能以提升效率。据《自由财经》报道，台积电晶圆二厂（6 英寸）和五厂（8 英寸）是否会转用于先进封装尚待评估，但业界传闻台积电可能将其改造为 CoPoS 产线。

相关阅读：

《消息称台积电整合 8 英寸旧厂，转向自研 EUV 薄膜提良率、降成本》